晶片設計常要為了增強效能而犧牲功耗表現，通常越厲害的晶片就越耗電，當智慧型裝置的功能漸形複雜時，資料中心開始需要超過100MW或更高的電力來支援網路服務，晶片設計似乎遇到了瓶頸。

這時，成立於2006年、位於加州的新創半導體公司Cyclos出現地正是時後。

Cyclos幫助x86與ARM晶片設計者在增強功效時不過份耗電，且於上個月推出「共振時鐘網」(Resonant Clock Mesh)技術並授權給AMD用於Piledriver晶片中。共振時鐘網使用電子感測器在晶片內創建一個電子時鐘，這個感測器會能回收利用電能，讓能量不會消散在時鐘周期內，因此可以省下約30%的耗電量。

這個時中的概念近似於車子裡的正時鏈條，它是控管一切的核心。早在本世紀初，當1GHz或1.5GHz的伺服器晶片還是主流時，晶片設計者通常會把高階處 理器中的時鐘設計成樹狀，但當處理器速度進化到2GHz以上，樹枝狀的安排就不再完美了－就好比你在窄小的道路上高速飆車，就算路上一點點小突起也會逼得 你不得步踩剎車。

這時後只能回到網狀的設計，然而網狀設計需要較多電線，耗能隨之高；以3GHz或4GHz的晶片而言，約耗電140瓦－也就是你的手機可能因為耗電過多而在通話過程中燙傷你的臉。

在過去的設計中，時鐘在每個周期都會緩衝一些耗電量；而Cyclos的解決方案採用共振的LC電路，會由電路的電容與電感決定正弦波的頻率，由於電子在每次振盪時都會來回流動，這樣的電路就比較省電。

值得注意的是，Cyclos這間新創公司由Siemens、ARM與Hi-Tech創投共同投資，該技術也正應用ARM的伺服器晶片中，未來亦有往消費性電子發展的可能性，可望是下一波高速運算處理器設計的新浪潮。

數位時代網站｜撰文者：陳荻雅編譯發表日期：2012-03-13